11.6.3 : Évolution des accélérateurs avec FPGA Altera/Intel
Depuis l'acquisition du fabricant de FPGA Altera, Intel a développé une politique autour du FPGA comme accélérateur de calcul par son groupe de solution de programmation PSG. Il semble que les activités se concentrent dans deux directions~:
- le choix d'une carte équipé d'un FPGA de référence, avec tout le support nécessaire mis à jour pour les dernières versions de logiciel
- l'intégration d'un FPGA sur un processeur Intel et l'extension du compilateur propriétaire i++ avec des fonctionnalités OpenCL
En ce qui concerne le premier point, Intel s'est arrêté sur le FPGA Arria 10 GX [158]Programmable Acceleration Card with Intel Arria 10 GX FPGA, Intel (figure 51). Selon la fiche technique, les applications ciblées sont l'analyse des grandes données, l'intelligence artificielle, le calcul de haute performance, la sécurité informatique,~etc. Quelques caractéristiques de cette carte PAC (Programmable Acceleration Card) sont présentées dans le tableau 4, la carte est validée par Intel pour les serveurs Dell R740 et R640 avec le système d'exploitation CentOS 7.4. En octobre 2018, une carte PAC avec un FPGA d'une autre famille de produits, Stratix 10 SX, a été annoncée par Intel [159]FPGA Programmable Acceleration Card D5005, Intel.
Figure 51 : Carte d'accélération Intel avec FPGA Aria 10 GX
[t]
| Caractéristique | Intel PAC Aria 10 GX | D5005 |
| [5pt] Code FPGA | 10AX115N2F40E2LG | 1SX280HN2F43E2VG |
| [5pt] IP hard pour contrôle de mémoire | 16 | ? |
| [5pt] IP hard pour connexion PCIe | 4 (PCIe x8, x16) | 4 (PCIe x16) |
| [5pt] Nombre d'éléments logiques (LE) | 1150k | 2800k |
| [5pt] Nombre de connecteurs | 1517 | 1760 |
| [5pt] Grade de rapidité | 2 | 2 |
| [5pt] Mémoire interne (M20K) | 54260 | 11721 |
| [5pt] DSP de précision variable | 1518 | ? |
| [5pt] Multiplicateurs 18x19 | 3036 | 11520 |
| [5pt] Prix [Euro] | 6100 | ? |
| [5pt] |
Table 4 : Intel PAC Aria 10 GX et Stratix SX (D5005)
Intel a aussi crée une suite de logiciels pour l'extension de calcul d'un processeur Xeon avec une carte d'accélération FPGA [168]FPGA Acceleration Stack, basée sur des SDK et RTE OpenCL (en version 1.2 du décembre 2018 pour la carte Aria 10 GX). Dans les versions Quartus supérieures à 17.0 (Intel), un compilateur i++ est disponible pour la compilation des codes en mode HLS (High Level Synthesis), utilisé à la fois pour la compilation du code hôte et pour celle du code noyau à exécuter sur l'accélérateur FPGA, en indiquant selon le cas le type d'architecture à utiliser par une simple option de compilation.
En mai 2018, Intel fait sortir son multi-processeur scalable avec un FPGA Arria 10 GX intégré [161]Intel Xeon Gold 6138P Processor[160]Xeon Gold 6138P - Intel, Semiconductor \ Computer Engineering Wiki, avec un prix recommandé autour de \$5000, mais peu de retour est disponible pour le moment par rapport aux autres solutions d'accélération. Cette configuration rappelle celle de system on chip de la carte DE1-SoC avec un processeur ARM.